如果Chiplet不帶中國玩了……

來源：內容來自國際電子商情，作者：邵樂峰，謝謝。

芯片高水平自立自強是我國偉大復興征程必須邁過的“婁山關”。我國芯片領域嚴重受制于人，如果一味在別人的地基上蓋房子，樓越高，國之重器被“卡脖子”就越嚴重，常規跟蹤思路根本難以追趕、更無法超越，唯有守正創新、另辟蹊徑才能換道超車。

“比起削足適履，做一雙合腳的鞋，才是中國半導體產業換道超車的機會所在。”中國工程院院士鄔江興日前對記者表示。

于是，2019年鄔江興院士基于系統工程論，融合體系結構和集成工藝創新，帶領團隊提出“可基于落后一至兩代的材料與工藝實現一流系統”的軟件定義晶上系統(Software Defined System on Wafer，SDSoW)，為我國芯片破解“卡脖子”困局并實現“換道超車”提供了戰略支撐，并有望走出一條與封鎖工藝弱相關的中國芯片自主創新、換道超車與戰略突圍之路。

隨著摩爾定律日漸趨緩，當前的集成電路產業發展正面臨來自“三堵墻”——“封裝極限”、“良率極限”和“物理極限”的挑戰。簡單而言，就是當前制程工藝逐漸向3nm/1nm發展逼近物理極限，隨著芯片尺寸增大良率控制會變得越來越難，先進封裝技術在散熱、功耗、封裝規模等方面的問題也日益凸顯。

鄔江興院士指出，現有信息系統采用的是“晶圓-芯片-模組-機匣-機架-系統”架構和基于PCB板與板間互連的“低密度、低帶寬、低能效”稀疏集成技術，這種“堆砌式”、“逐級插損式”的二流工程技術路線越來越難以提高自身的性能和效能，必須要走出一條能夠將“超高密度組裝、多維智能連接和軟件定義系統”等諸多要素融合在一起的創新之路。于是，SDSoW技術應運而生。

該技術的核心思想是結構創新連乘工藝創新，旨在對國家層面的戰略問題進行破局，總體包括兩部分：

“軟件定義晶上系統是站在信息系統整體的角度對集成電路設計、加工、封測和應用等進行‘體系架構’與‘工程技術’的雙重變革。”鄔江興院士說，SDSoW系統最大的優勢是以晶圓級系統為基礎載體集成計算、存儲、通信、網絡、安全、IO等各種功能，可以是不同工藝節點的芯粒，也可以是不同材料的芯粒，實現晶圓上基于“智能韌帶”的“無插入或低插入損耗”的集成，獲得互連密度、帶寬、延遲和功耗等方面的增益。

其次，SDSoW晶上資源規模相比于SoC有數量級的提升，可以顯著提高體系架構創新的增益，不僅可以通過軟硬件協同，以變結構實現高效能，而且還可以隨著運行“閱歷”的積累，能夠使運行結構自我優化、自動演化，具有1-3個數量級的性能與效能增益。

這意味著，基于國內二流乃至三流工藝實現超高密度、異構異質拼裝集成的“超微系統”工程技術路線，完全可以與采用一流工藝器件、傳統工程技術路線的系統相媲美，甚至實現超越。

熟悉Chiplet技術的人士都懂得，該技術是將大型單芯片劃分為多個相同或者不同的小芯片，這些小芯片可以使用相同或者不同的工藝節點制造，再基于傳統的PCB封裝技術或者硅基板實現跨芯片互連和封裝級別集成。那么，它和SDSoW系統之間存在哪些異同？

資料顯示，SDSoW采用了Wafer(晶圓)級的硅基板和封裝技術，可以將不同構造、不同功能、不同工藝的芯粒(Dielet)像拼積木—樣組裝或集成到晶圓上，通過復用芯粒可快速組裝成異構、異質、異工藝的晶圓級復雜系統，并能極大的縮小信息系統的體積與功耗，指數量級的提升系統性能。

相比于傳統的Chiplet封裝技術，SDSoW集成規模要大得多，即能將更多的系統功能微縮至單片或多個可拼接的Wafer上，具有更高的集成密度、更小的片間互連延遲和更為智能的連接韌帶。SDSoW制造過程中要求突破晶圓中跨光罩區域之間的大規模互連技術以及TSV（硅通孔）工藝技術，晶圓級硅基板制造不需要先進的制造工藝，可利用當前次代或成熟的半導體前道/后道金屬工藝，即能采用二流的制造工藝+創新的系統設計實現一流的系統。

在鄔江興院士看來，Chiplet是面向后摩爾時代的微電子技術，SDSoW是面向信息基礎設施與信息物理系統所面臨的瓶頸問題與發展方向提出的系統級技術體系，兩者之間并沒有對立之處，只是技術思想提出的“原點”不一樣。換句話說，SDSoW融合了結構創新與工藝創新，集成規模更大，集成資源更多，是一條包含Chiplet，又可以超越Chiplet的具有中國創新內涵的自主發展路線。

在回答“為什么中國需要SDSoW技術”時，鄔江興院士說，美國發展Chiplet，中國同樣發展Chiplet，但我們仍然面臨材料、工藝和工具的落后，一樣處于在同一賽道上、同一游戲規則下的追趕囧境，因此僅靠Chiplet不能救中國，也不能支撐偉大復興戰略。

尤其是在當下，我國的材料乃至工藝落后國際先進水平兩代以上，而自2018年以來，主要競爭對手利用其在微電子領域的絕對技術優勢，對我信息技術發展的物理基礎實施釜底抽薪式的絞殺，封鎖層層加碼，絞殺步步緊逼，我國微電子產業與相關技術領域發展面臨斷崖式下降的風險，亟待走出一條以國內大循環為主體結合廣泛的國際合作的“雙循環”的自主創新、戰略突圍之路。

軟件定義晶上系統從提出到現在，經歷了從懷疑到追隨的過程，到目前為止已經在國內蓬勃發展起來。鄔江興院士透露，目前SDSoW已列入國家2035的相關規劃以及“十四五”科技規劃，依托之江實驗室、嵩山實驗室、紫金山實驗室等重點實驗室的先導項目研究，SDSoW系統已經在快速推進關鍵技術的研究和核心工藝的研發，力爭在“十四五”完成軟件定義晶上系統的關鍵技術突破、關鍵工藝研發和系統生態構建。

具體而言，圍繞“十四五”規劃，科技部在微納電子等五個方向重點專項中進行了任務規劃，并陸續立項相關課題，國防領域也啟動了相關任務布局。后續將著重聚焦國內集成電路整體上下游產業和技術的聯動，聚焦高算力、AI等領域應用，率先從互連標準制定、核心技術研究和關鍵工藝研發上實現突破，解決超算、智算、數據中心、核心網絡、自動駕駛等高算力領域和智能AI領域的“卡脖子”問題。

例如在高性能計算領域，傳統超級計算機采用超大規模計算芯片堆砌的方式構建，不僅體積大，且功耗極高，E級機功耗近百兆瓦量級，已經成為難以逾越的功耗墻，陷入即便“能買得起馬也配不起鞍”的窘境。但是，針對大部分應用的計算效率卻僅有峰值效率的10-20%。SDSoW通過高密度集成、“結構適配應用”的變結構計算、剝離SerDes等芯片接口模塊等方式，能夠實現計算效能的大幅提升，可以在不需要提升制程工藝的條件下全面滿足需求。

根據規劃，SDSoW將經歷三個發展階段：階段一：做出來，破解卡脖子急需，保證指標不倒退、核心不被卡死；階段二：做得好，在規模性、經濟性、敏捷性和生態完備性等方面取得突破，擴大應用場景，形成巨大的新興產業規模；階段三：智能晶上系統，軟件定義互連（Software Defined Interconnection，SDI）升級為神經網絡，晶上系統演化為智能系統，為智能時代提供物理底座。

2017年，由國家數字交換系統工程技術研究中心(NDSC)、清華大學等牽頭組建了SDI技術與產業創新聯盟，發展至今成員單位超270家，成功舉辦4屆聯盟大會，策劃聯盟互動百余次，形成聯盟生態合作30余項，合作經費超5億元，極大地促進了軟件定義互連產業聚集及發展合作。2019年，隨著SDSoW技術的提出，SDI聯盟在2022年全面升級為“軟件定義晶上系統”聯盟。

鄔江興院士表示，從軟件定義晶上系統技術本身而言，這一技術體系是完全開放的，對其他技術也是包容的，聯盟不反對國外資本乃至企業加入。然而，在中美科技激烈競爭時代背景下，SDSoW是破解我國芯片“卡脖子”困局并實現“換道超車”的重要戰略支撐，在這種情況下外資企業會不會來？能不能來？考驗著境外投資者和企業決策者們的智慧與勇氣。

同樣，“如何把SDSoW的技術優勢轉化為市場優勢？”，也考驗著中方。鄔江興院士指出，首先，要堅持開放共贏，吸引現有的各個方向技術優勢單位參與進來，進行技術合作；其次，守正創新，軟件定義晶上系統的關鍵技術包括預制件設計、軟硬件協同架構設計、晶圓級互連網絡設計、晶圓基板集成設計、供電散熱設計等，要有打破藩籬的創新思維，不斷進行技術迭代優化；第三，要通過高效合作形成共識創建中國自己的行業標準，利于后續軟件定義晶上系統方向的發展；最后，對當前的卡脖子、痛點領域進行突破，優先考慮該類領域的產品研制和應用推廣。

值得關注的是，鄔江興院士團隊近期將依托SDSoW聯盟向聯盟成員單位免費公開3項核心專利，分別是《軟件定義晶上系統及數據交互方法和系統體系架構》、《一種領域專用的軟件定義晶圓級系統和預制件互連與集成方法》、《晶上系統開發環境搭建方法及系統》，涵蓋了系統體系架構、拼裝互連集成與開發環境工具等，共同組成了SDSoW的“根”，對晶上系統的技術加速創新和產業快速普及具有很好的指導意義。

SDSoW在基于“三流材料、二流工藝”實現“一流系統”的同時，也要求應用、設計、工具、制造、工藝等產業鏈上下游協同配合。鄔江興院士希望能依托SDSoW聯盟，最大化匯聚國內晶上系統方向的科技與產業力量，為我國芯片高水平自立自強做出“不可替代”的貢獻。