提問與解答|先進封裝技術發展和應用

1、請問老師，這項技術應用的穩定性如何？優勢有哪些？有哪些技術應用案例分析介紹一下好嗎？

先進封裝和SiP的特點就是在封裝級別進行集成和系統重構，因此帶來了系統小型化，低功耗，高性能的特點，穩定性是沒有問題的。關于應用案例，在我的新書《基于SiP技術的微系統》中，第22-30章都是講實際案例的，您可以參考一下。

2、射頻器件封裝工藝如何改進？

射頻器件一般對封裝有特殊要求，例如對引腳阻抗有要求，需要采用不同類型的端子，但射頻器件一般引腳數量較少，設計靈活，封裝工藝可根據項目的需要進行改進。

3、仿真軟件有哪些呢？

仿真軟件包括 電磁仿真，熱仿真，力學仿真等。例如HyperLynx , FloTHERM, ANSSY等。

4、剛才提到的EDA工具是哪家的啊，國內的還是國外的，目前國內封裝用EDA進展如何？

本PPT中講解的EDA工具來源于Siemens EDA， XSI, XPD， 國產EDA發展很快，目前 也有相應的工具，例如 UniVista Integrator。

5、這套軟件與cadance，altiumdesinger，ansys仿真分析有哪些技術難度？特別是ic模型設計及建模方面。

仿真分析中模型當然是最重要的，也是最有難度的。

一般器件模型是由廠家提供，仿真工具多用于抽取互連模型，將兩種模型結合起來通過仿真引擎就可以得到仿真波形。如果自己需要對芯片進行建模，需要對芯片的各種電氣參數有詳細的數據，結合工具提供的建模向導，可以自行創建器件模型。

6、在軟件內能進行si intetpose和基板的可制造性檢視嗎？

DFM可制造行檢查是可以在軟件中進行的，一般DFM可分為DFF基板檢查和DFA裝配檢查，目前，EDA工具都具備這方面的功能。

7、2.5D-4D的生產流程，焊接過程是反復多道工序進行，還是一次或二次SMT 回流焊可完成？

一般是多次的，因為芯片比較多，并且可能包含多塊基板，應根據不同工藝對焊料的溫度要求，合理安排溫度梯度。當然，實際操作中，需要盡可能地減少加熱的次數，避免對產品可靠性造成影響。

8、老師，請教一下3D的散熱怎么解決？

主要從材料和結構設計方面進行考慮。

首先，不同材料的散熱系數有比較大的差異，針對不同的散熱要求選擇合適的材料。此外，不同的結構也會造成傳熱通過熱阻的不同。散熱設計主要應考慮如何降低熱阻，使得內部熱量能順利傳遞的外部，避免局部過熱。

9、堆疊封裝芯片設計中，是否會對封裝工藝的具體實現形式進行定義？比如對于dicing工藝，是激光隱切、機械切割、還是plasma dicing，是否會從設計層面定義后面的工藝？

設計工具目前還不能定義這些特定的工藝。當然，如果不同的工藝能夠體現在設計規則上，則可以通過定義特定的設計規則實現針對特定工藝的設計，DFx中的x就可以指向特定的工藝。

10、ADS能仿真封裝設計嗎？

可以的，ADS主要針對射頻仿真。ADS并不擅長針對大規模數字電路的封裝設計，因此，需要結合其他廠家的工具。

11、目前那幾家封裝公司又做2.5D和3D的能力？

目前2.5D能做的公司比較多，一般OSAT都可以支持。3D需要芯片本身的支持，因此多由Foundry廠來實現，例如我們熟知的TSMC, intel和Samsung。

12、設計規則需要結合產線嗎？

是的，設計規則需要和產線的生產能力相匹配，嚴格遵守DFM，這樣才能提高成品率，并避免返工。

13、如何處理SiP封裝中電磁干擾問題？

可以通過仿真工具來解決互連中的串擾問題，對于器件的電磁干擾，可以通過屏蔽來處理，例如現在SiP中常用的濺射屏蔽Sputtering Shielding等。

14、第一次聽說4D,目前用在哪些產品上？

4D集成的概念是我首次提出來的，主要是指基板進行了彎曲和折疊的集成方式，其靈活性比較高，可用在很多領域，例如內窺鏡，全景相機，多方位探測的領域，詳細設計方法可參考我的新書《基于SiP技術的微系統》的第17章。

15、設計是否可以在光芯片上面應用？

具體要看什么樣的需求，設計工具是開放的，只要能實現用戶的設計需求，并輸出相應的生產文件，以及相應的數據用于仿真和驗證。因此，光芯片也是可以支持的。

16、如何快速學會仿真工具？

這個沒有捷徑可走，需要了解仿真基本原理圖，熟悉仿真工具，然后結合實際項目，只有完成幾個實際項目后才可以說學會了工具。

17、像2.5D/3D封裝用的主流塑封料是什么？

2.5D/3D封裝一般不會進行塑封，這樣更利于散熱，通常對Bump進行底部填膠加固即可。此外，為了保護芯片可在封裝上方安裝金屬保護蓋。

18、現在先進封裝可靠性能否參考JEDEC標準？

目前應該還沒有相應的JEDEC標準，先進封裝技術發展很快，又具備集成的功能，因此其標準的制定和完善也需要時間。當然，有些可靠性參數可以參考以前傳統封裝的標準，具體數值可能需要修正。

19、如果測試過程中探針接觸電阻1歐姆， 對PI影響是不是很大？

應該是有影響的，測試設備在測試時應做到對被測系統的影響最小。具體有多大的影響，還需要看測試的參數和測試要求，可以結合軟件仿真和測試進行比對來判斷。

20、信號完整性如何保障？

信號完整性除了需要考慮信號完整性SI本身之外，還需要考慮電源完整性PI，串擾和EMI等因素，因此，最好有仿真工具來保障。在設計前期，可通過假定分析，確定設計方案和設計規則；設計完成后，通過仿真驗證，確認設計參數滿足要求后再投產，從而達到一版成功。

1、2.5D和3D封裝異同點哪些？

3D通常是實現了芯片與芯片的堆疊，2.5D還是芯片二維層面的集成。

2、北方華創的設備可以做到高深寬比最多多少呢（>50:1?）？目前業界的TSV的深寬比通常為多少，其直徑在什么范圍呢?

業界深寬比目前在10:1~20:1左右，刻蝕如剛才所講，可以實現近70:1刻蝕，PVD可實現15：1左右，直徑目前看到的在1μm-10μm之間居多。

3、設備都是封裝廠采購嗎？一條線價格多少？

基本都是封裝廠采購，個別是下游客戶定制。

4、請問，PEALD能做瓶內曲面鍍膜嗎？二氧化硅

取決于具體尺寸，可以試一下

5、請問現在銅在TSV里面的臺階覆蓋有哪些在線檢測的方法？

業界通常還是采用線下切片的方式來檢測（TEM等），在線檢測的方法目前還沒有聽說。

6、在加工TSV PVD SYSTEM的工液廢液的處理，是否需要建一套經國家相關部門審查合格的相應的廢水處理系統， 才能排放？

PVD機臺本身產生的水一般是經過去離子水過濾器處理的，水中沒有其他的化學物質、污染元素等，是比較純凈的。

7、請問WLP和WLCSP二者的區別在哪里？如何了解是不是玻璃的封裝？

WLP泛指晶圓級封裝，WLCSP是強調封裝后的面積與芯片自身面積一致。

8、當前主流TSV Etch CD window在什么range，極限在哪里？同FEOL ETCH tool比，TSV ETCH tool的工藝難點在哪里？

目前看到的CD范圍多在1μm-10μm左右，極限在于深寬比高到一定程度之后，給種子層，電鍍等帶來的一些挑戰。與FEOL相比，TSV Etch因尺寸相對較大，要求高速、垂直、同時在BOSCH工藝下實現低粗糙度的刻蝕。

9、請問下做TSV干法刻蝕，深寬比做到35：1以上的那些wafer，刻蝕掩膜是光刻膠還是混合的掩膜？

一般是hardmask，即SiO2 SiN等，因為隨著深寬比增加，如果采用PR膠做掩膜，意味著要很厚，而開口這種情況下又比較小，光刻的難度會增加。所以通常會用hardmask

10、descum設備，2.45GHz遠程微波和13.56MHz射頻，兩種方案的對比情況？包括工作溫度、損傷、均勻性等哪種方案共有優勢？

微波比射頻工作溫度更低，損傷更小，均勻性通常與硬件有關。

11、您對功率電子國產化的看法？北方華創微電子在國產化方面有哪些布局？

北方華創在設備關鍵零部件一直在致力于國產化，不斷在跟上游合作驗證。

12、TSV可以用激光來鉆孔嗎？

可以，不過激光鉆孔的孔側壁粗糙度較大，開口尺寸也受限，故取決于設計對于TSV孔的具體要求，來決定是用激光還是干法刻蝕的方法。

1、RDL不同層金屬之間有較大接觸電阻，老師有什么建議嗎？

若是高阻位置已知，可以考慮

（i）大尺寸缺陷結構（如空洞等）可以考慮用FIB-SEM/TEM。

?(ii)若是納米尺寸的缺陷，RDL異常界面層,需要TEM分析。若是位置未知，需要電性失效定位，在進行相關的物理化學失效分析。

2、對于晶圓鍍焊料的擴散程度或者宏觀的粘結牢靠度有怎樣的測試手段和測試方法？

關于這個問題：

(i)宏觀的粘結牢靠度測試：這個封裝廠應該又相應的測試，pull/peeling test。

(ii)鍍焊料的擴散程度: 對于失效品，可以考慮FIB/SEM/TEM, 分析bonding interface, 已經形成的IMC的厚度，形貌，界面的材料擴散，微觀結構。

3、請問金屬表面污染檢測的常規手段有哪些？

關于金屬表面污染檢測，勝科納米有不少分析手段供選擇，例如EDS能譜，Auger，XPS和TOF-SIMS等等，根據不同的樣品我們會推薦相應有效的分析技術。

4、華博可以介紹下，勝科納米在芯片可靠性方面的技術么？

勝科納米2020年在蘇州建立了國內最大的CPU級別的可靠性分析實驗室。可以參考附件。

5、咱們可以做動態應力的仿真嗎？

這個我們目前還沒有做。但我們希望和你進一步討論，如果有需求，我們可以公司內部R&D立項合作。