基于NX封裝的低雜感SiC MOSFET模塊

功率模塊從硅IGBT技術(shù)過(guò)渡到基于SiC MOSFET技術(shù)是不可避免的。然而，從硅IGBT時(shí)代留下來(lái)的外形尺寸偏好仍然阻礙著SiC技術(shù)的商業(yè)化，因?yàn)樗鼈円呀?jīng)被認(rèn)為具有較高的寄生電感。三菱電機(jī)打破了這一僵局，開(kāi)發(fā)出一種改進(jìn)型NX封裝，其內(nèi)部母線結(jié)構(gòu)適用于SiC MOSFET。

過(guò)去幾十年來(lái)，硅IGBT芯片技術(shù)不斷發(fā)展，從一代芯片到下一代芯片獲得的改進(jìn)幅度越來(lái)越小（如圖1所示）。這表明每一代新芯片都越來(lái)越接近材料本身的物理極限。

諸如SiC MOSFET的寬禁帶半導(dǎo)體提供了實(shí)現(xiàn)半導(dǎo)體總功率損耗的顯著降低的可能性。使用SiC MOSFET可以降低開(kāi)關(guān)損耗，從而提高開(kāi)關(guān)頻率。進(jìn)一步的，可以優(yōu)化濾波器組件，相應(yīng)的損耗會(huì)下降，從而全面減少系統(tǒng)損耗。

使用SiC MOSFET可以降低開(kāi)關(guān)損耗，因?yàn)樗鼈兊拈_(kāi)關(guān)速度比Si IGBT快得多。然而，在功率模塊運(yùn)行期間實(shí)現(xiàn)高開(kāi)關(guān)速度存在一定的挑戰(zhàn)。

開(kāi)關(guān)過(guò)電壓：MOSFET關(guān)斷期間的電壓過(guò)沖（ΔV_DS）是功率模塊封裝的雜散電感（L_S）和漏極電流變化率的函數(shù)（dI_D/dt）。

從圖2可以推斷出，封裝的內(nèi)部電感越高，允許的dI_D/dt最大值就越低。

內(nèi)部電流平衡：功率模塊的額定電流取決于封裝內(nèi)可并聯(lián)的芯片數(shù)量。在靜態(tài)和動(dòng)態(tài)運(yùn)行期間，保持芯片之間漏極電流的均勻分布非常重要。因此，功率模塊封裝的設(shè)計(jì)必須確保各個(gè)芯片之間的電流平衡。

外形尺寸偏好和挑戰(zhàn)：額定電流在幾百安培范圍內(nèi)的650V、1200V或1700V等級(jí)的半橋硅IGBT模塊廣泛采用NX封裝，該封裝多年來(lái)已在工業(yè)、電源轉(zhuǎn)換領(lǐng)域確定了自己的地位。理想情況下，保持現(xiàn)有功率模塊外形尺寸（例如已有的NX封裝）是有利的。然而，傳統(tǒng)NX封裝的內(nèi)部電感（L_S）約為20nH，因此不適合采用SiC。此外，從圖3中可以明顯看出，傳統(tǒng)NX封裝要求硅IGBT芯片沿功率模塊的長(zhǎng)軸放置。因此，芯片之間的動(dòng)態(tài)均流并不是最佳的，這對(duì)直接采用SiC提出了挑戰(zhàn)。

為了采用SiC，NX封裝的內(nèi)部布局進(jìn)行了修改。修改后的NX封裝內(nèi)部橫截面如圖4所示。

DC+和DC-母線采用“疊層結(jié)構(gòu)”，盡可能靠近彼此（由絕緣層隔開(kāi)），以最大限度地提高磁場(chǎng)補(bǔ)償。此外，DC+和DC-母線直接連接到基板上，避免通過(guò)鍵合線連接到端子產(chǎn)生額外的雜散電感。而且，芯片不會(huì)沿模塊的長(zhǎng)軸放置（如使用硅IGBT的傳統(tǒng)NX設(shè)計(jì)的情況）。為了實(shí)現(xiàn)不同芯片之間的最佳均流，已經(jīng)開(kāi)發(fā)了一種優(yōu)化的電路圖形（參見(jiàn)圖5）。經(jīng)測(cè)得，改進(jìn)后的低電感NX模塊的內(nèi)部電感為9nH。與傳統(tǒng)的NX功率模塊相比，寄生電感降低了約47%。

NX SiC模塊已推出額定值為1700V/600A（FMF600DXE-34BN）和額定值為1200V/600A（FMF600DXE-24BN）并采用半橋拓?fù)浣Y(jié)構(gòu)（2in1配置）的兩款器件。功率模塊采用陶瓷絕緣基板（AlN基板），并采用硅凝膠灌封。這兩款功率模塊采用的是基于三菱電機(jī)的第2代SiC芯片技術(shù)。

為了了解使用改進(jìn)型SiC NX模塊帶來(lái)的性能提升，可以考慮以下項(xiàng)目進(jìn)行基準(zhǔn)測(cè)試：

I. 改進(jìn)型NX封裝的影響（與傳統(tǒng)NX封裝相比）

II. SiC MOSFET芯片技術(shù)本身的性能基準(zhǔn)（與Si IGBT技術(shù)相比）

第I項(xiàng)可以使用圖7所示的折衷關(guān)系來(lái)分析-感性電壓過(guò)沖（SiC MOSFET為V_DS[V]，IGBT為V_CE[V]）和turn-off關(guān)斷能量（E_off[mJ/Pulse]）。從圖7中可以得出以下推論：考慮工作條件為DC-Link=1000V，I_C（或I_D）=600A和T_vj=150℃

a）傳統(tǒng)NX封裝：紅色曲線表示采用傳統(tǒng)NX封裝（L_S=~20nH）的第7代1700V Si IGBT和第2代1700V SiC MOSFET的V_CE[V]。采用相同（傳統(tǒng)）封裝的SiC MOSFET有可能實(shí)現(xiàn)更低的關(guān)斷損耗（E_off），但電感電壓過(guò)沖無(wú)法在RBSOA（反向偏置安全工作區(qū)）內(nèi)保持足夠的安全裕量。

b）改進(jìn)型低電感NX封裝：藍(lán)色曲線表示改進(jìn)型低電感NX封裝1700V SiC MOSFET的V_DS?？梢钥闯?，RBSOA可以保持在安全范圍內(nèi)，而不會(huì)影響E_off，由于L_S=9nH，因此可以選擇更低的關(guān)斷柵極電阻。

第II項(xiàng)可以使用圖8進(jìn)行分析，該圖展示了第7代1700V硅IGBT（采用傳統(tǒng)NX封裝）和第2代SiC MOSFET（采用傳統(tǒng)和低電感NX封裝）的功耗和結(jié)溫比較。根據(jù)圖8的結(jié)論：通過(guò)采用改進(jìn)型低電感SiC MOSFET，在保持NX封裝外形的同時(shí)，與Si IGBT模塊相比，功率損耗可以降低約72%。因此，可以將開(kāi)關(guān)頻率提5倍（實(shí)現(xiàn)顯著的濾波器優(yōu)化），同時(shí)保持最高結(jié)溫低于最大規(guī)定值。

為了保持競(jìng)爭(zhēng)優(yōu)勢(shì)，同時(shí)也為了使最終用戶獲得經(jīng)濟(jì)效益，一定程度的效率和緊湊性成為每一種功率轉(zhuǎn)換應(yīng)用的優(yōu)勢(shì)所在。每一代硅IGBT都以同樣的理由——更好的功率損耗性能——成功的取代了上一代產(chǎn)品。隨著硅IGBT技術(shù)的發(fā)展達(dá)到飽和，SiC MOSFET變得越來(lái)越有吸引力。從硅全面過(guò)渡到SiC的最后一個(gè)技術(shù)前沿是——采用硅IGBT的功率模塊的外形尺寸。三菱電機(jī)的改進(jìn)型低電感NX封裝和第2代SiC MOSFET旨在解決這一難題，從而為各種功率轉(zhuǎn)換提供可行的解決方案。

[1]K. Hamano, et al., “2nd Generation High Performance 4H-SiC MOSFETs with 1.7kV rating for high power applications”, PCIM Europe 2019, ISBN 978-3-8007-4938-6.

[2]K. Ohora, H. Matsumoto, T. Takahashi, M. Matsumoto, “A New Generation IGBT Module with IMB an 7th Generation Chips“, PCIM Europe 2015, ISBN 978-3-8007-3924-0.

[3]T. Takahashi, E. Haruguchi, H. Hagino and T. Yamada, “Carrier stored trench-gate bipolar transistor (CSTBTTM)- a novel power device for high voltage application” Proc. ISPSD 1996.

[4]Ryo Goto et al.,”Advanced PKG technology for SiC in the NX Package”, PCIM Europe 2023. DOI 10.30420/566091120.